Docket No: 1259-0243P

APPI. NO: NEW

Filed:

Inventor: Hirofuni-ROMORE

Birch, Stewart, Kolasch & Birch, LLP

703) 205-8000

JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年11月27日

出 願 Application Number:

特願2003-397924

[ST. 10/C]:

[ J P 2 0 0 3 - 3 9 7 9 2 4 ]

出 願 人 Applicant(s):

イノテック株式会社

2003年12月10日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

P20031127L

【提出日】

平成15年11月27日

【あて先】

特許庁長官

殿

【国際特許分類】

H01L 27/14 H04N 5/335

【発明者】

【住所又は居所】

神奈川県横浜市港北区新横浜3-17-6 イノテック株式会社

内

【氏名】

小森 寛文

【特許出願人】

【識別番号】

593102345

【氏名又は名称】

イノテック株式会社

【代理人】

【識別番号】

100075281

【弁理士】

【氏名又は名称】

小林 和憲

【電話番号】

03-3917-1917

【手数料の表示】

【予納台帳番号】

011844

【納付金額】

21,000円

【提出物件の目録】

【物件名】

特許請求の範囲 1

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

1/

# 【書類名】特許請求の範囲

#### 【請求項1】

受光部と検出部とからなるピクセルが半導体基板上に複数個形成されており、前記受光 部は光照射を受けて電荷を発生し蓄積する電荷発生領域を備え、前記検出部は前記電荷発 生領域から転送された電荷を蓄積する電荷蓄積領域を備え、この電荷蓄積領域に蓄積され た電荷量に応じた信号電位を前記検出部が生成するMOS型固体撮像装置において、

前記ピクセル内の前記電荷発生領域と前記電荷蓄積領域との間に電荷転送領域を設け、この電荷転送領域に発生する電位障壁は、前記検出部への印加電圧に応じて除去可能であり、前記電荷発生領域に蓄積されている電荷を廃棄する際に、この電荷を前記電荷転送領域を通して前記電荷蓄積領域に転送し、前記半導体基板に排出することを特徴とするMOS型固体撮像装置。

#### 【請求項2】

前記受光部には、前記電荷発生領域から溢れ出た電荷を排出するための電荷排出領域が 前記電荷発生領域の近傍に形成されていることを特徴とする請求項1記載のMOS型固体 撮像装置。

#### 【請求項3】

前記半導体基板は一導電型の基板であり、前記電荷発生領域及び前記電荷蓄積領域は、 前記半導体基板上に前記電荷転送領域と一体に形成された反対導電型の領域を介して設け られた一導電型の領域であって、

前記受光部は、前記電荷発生領域と、この電荷発生領域に接する反対導電型の領域とからなるフォトダイオードであり、

前記検出部は、前記電荷蓄積領域及び前記電荷転送領域の表層に形成されたチャネル領域と、このチャネル領域の上に絶縁層を介して形成されたゲート電極と、前記チャネル領域に接続され、かつ前記電荷蓄積領域に近接するように形成された反対導電型のソース領域と、このソース領域と前記チャネル領域を介して接続される反対導電型のドレイン領域とからなるMOS型トランジスタであり、前記ソース領域に前記電荷蓄積領域に蓄積された電荷量に応じた信号電位を生成することを特徴とする請求項1記載のMOS型固体撮像装置。

#### 【請求項4】

前記一導電型の電荷発生領域の隣に反対導電型の領域が形成され、この隣に、前記電荷発生領域からこの反対導電型の領域を超えて溢れ出た電荷を排出するための電荷排出領域が形成され、この電荷排出領域は一導電型であることを特徴とする請求項3記載のMOS型固体撮像装置。

#### 【請求項5】

前記複数のピクセルが第1の方向と第2の方向とに二次元的に配列され、前記第1の方向に並ぶ複数のピクセルの前記ソース領域は互いに接続され、前記第2の方向に並ぶ複数のピクセルの前記ゲート電極は互いに接続され、全てのピクセルの前記ドレイン領域は共に接続されていることを特徴とする請求項3又は4のいずれかに記載のMOS型固体撮像装置。

#### 【請求項6】

前記各ピクセルの前記ソース領域と前記ドレイン領域とに同時に高電圧を印加するために、外部から前記ソース領域と前記ドレイン領域と電気的に接続することを可能としたスイッチ回路を備え、前記電荷蓄積領域に蓄積された電荷を前記半導体基板に排出する際に、前記ゲート電極をハイインピーダンス状態として、前記ソース領域と前記ドレイン領域に同時に高電圧を印加することによって前記ゲート電極を昇圧することを特徴とする請求項5記載のMOS型固体撮像装置。

### 【請求項7】

請求項5又は6のいずれかに記載のMOS型固体撮像装置の駆動方法であって、 前記電荷発生領域の電荷を前記電荷蓄積領域に転送するステップ1と、 この電荷蓄積領域に転送された電荷を前記半導体基板に排出するステップ2と、

出証特2003-3102097

- この電荷発生領域に発生する電荷を所定時間蓄積するステップ3と、
- この電荷発生領域に蓄積された電荷を前記電荷蓄積領域に転送するステップ4と、
- この電荷蓄積領域に転送された電荷量に応じた信号電位を前記ソース領域に生成するステップ5と、
  - この電荷蓄積領域に蓄積した電荷を前記半導体基板に排出するステップ6と、
- この電荷蓄積領域の電荷が排出された後の信号電位を前記ソース領域に生成するステップ7とを有し、

前記ステップ1~4は全てのピクセルについて同時に行い、前記ステップ5~7は前記第1の方向に並ぶ複数のピクセル毎に順に行うことを特徴とするMOS型固体撮像装置の駆動方法。

# 【請求項8】

)

前記ステップ3及び4を、この順に複数回繰り返すことを特徴とする請求項7記載のMOS型固体撮像装置の駆動方法。

#### 【書類名】明細書

【発明の名称】MOS型固体撮像装置及びその駆動方法

#### 【技術分野】

### $[0\ 0\ 0\ 1]$

本発明は、デジタルカメラ、カメラ付き携帯電話機等に用いられる閾値電圧変調方式の MOS型固体撮像装置及びその駆動方法に関するものである。

#### 【背景技術】

# [0002]

CCD(Charge Coupled Device) 型やMOS(Metal Oxide Silicon) 型の固体撮像装置 (イメージセンサ) は、量産性に優れているため、パターンの微細化技術の進展に伴って 大量生産され、ほとんどの画像入力デバイス装置に適用されている。特に、近年、CCD 型固体撮像装置と比べて、消費電力が小さく、かつ撮像素子と周辺回路とを同じCMOS (Complementary MOS) 技術によって作成できるという利点を有するMOS型固体撮像装置 が見直されている。このような世の中の動向に鑑み、MOS型固体撮像装置の各種改良が なされ、MOS型トランジスタ(検出部)のチャネル領域の下に、電荷発生領域から転送 された電荷キャリア (ホール) を蓄積するキャリアポケット (ホールポケット) を設け、 検出部がこのキャリアポケットに蓄積した電荷量に応じて変化する閾値電圧 (信号電位) を生成することを利用し、映像信号を得ること可能としたMOS型固体撮像装置が知られている(特許文献 1 参照)。

#### $[0\ 0\ 0\ 3]$

さらに、この特許文献1に開示されたMOS型固体撮像装置に関し、光照射によりホールを発生して蓄積する電荷発生領域から上記キャリアポケットへホールの転送を、その間に設けた除去可能な電位障壁を制御することによって自在に行うことを可能とし、かつ、電荷発生領域の近傍に設けたラテラルオーバーフロードレインを制御することによって電荷発生領域に蓄積されたホールを自在に廃棄することを可能としたものが本願出願人より出願されている(特許文献2参照)。これによれば、2次元状に配列された複数のピクセル(画素)において、光照射によって電荷発生領域で発生される電荷の廃棄、蓄積開始と蓄積終了、及びキャリアポケットへの電荷の転送(すなわちグローバル電子シャッタ)を同時に行うことができ、さらに、これらはキャリアポケットに転送された電荷量に応じた信号電位の生成(読み出し)と並行して行うことができるので、連続撮影する場合に撮影される各コマを間断なく連続して得ることができる。すなわち、これは、動画対応のグローバル電子シャッタ機能を備えたMOS型固体撮像装置と言えるものである。

#### $[0\ 0\ 0\ 4\ ]$

【特許文献1】特許第2935492号公報

【特許文献2】特願2002-249270号公報

### 【発明の開示】

【発明が解決しようとする課題】

#### [0005]

しかしながら、デジタルカメラあるいはカメラ付き携帯電話機でスナップ写真などを撮影する場合には、動画撮影は必ずしも必要ではなく、静止画撮影で十分に足りる場合が殆どである。特許文献2に示されたMOS型固体撮像装置は、上記のように動画撮影時のグローバル電子シャッタ機能を実現するように構成されたものであるため、その撮像装置の構成及びその撮影動作の制御は複雑である。

### [0006]

本発明は、上記課題を解決するためになされたものであり、撮影機能を1コマずつ撮影を行う静止画撮影に限定して、グローバル電子シャッタ機能を簡単な構成によって実現するMOS型固体撮像装置及びその駆動方法を提供することを目的とする。

#### 【課題を解決するための手段】

#### [0007]

本発明のMOS型固体撮像装置は、受光部と検出部とからなるピクセルが半導体基板上

に複数個形成されており、前記受光部は光照射を受けて電荷を発生し蓄積する電荷発生領域を備え、前記検出部は前記電荷発生領域から転送された電荷を蓄積する電荷蓄積領域を備え、この電荷蓄積領域に蓄積された電荷量に応じた信号電位を前記検出部が生成するMOS型固体撮像装置において、前記ピクセル内の前記電荷発生領域と前記電荷蓄積領域との間に電荷転送領域を設け、この電荷転送領域に発生する電位障壁は、前記検出部への印加電圧に応じて除去可能であり、前記電荷発生領域に蓄積されている電荷を廃棄する際に、この電荷を前記電荷転送領域を通して前記電荷蓄積領域に転送し、前記半導体基板に排出することを特徴とするものである。

# [0008]

なお、前記受光部には、前記電荷発生領域から溢れ出た電荷を排出するための電荷排出 領域が前記電荷発生領域の近傍に形成されていることが好ましい。

#### [0009]

また、前記半導体基板は一導電型の基板であり、前記電荷発生領域及び前記電荷蓄積領域は、前記半導体基板上に前記電荷転送領域と一体に形成された反対導電型の領域を介して設けられた一導電型の領域であって、前記受光部は、前記電荷発生領域と、この電荷発生領域に接する反対導電型の領域とからなるフォトダイオードであり、前記検出部は、前記電荷蓄積領域及び前記電荷転送領域の表層に形成されたチャネル領域と、このチャネル領域の上に絶縁層を介して形成されたゲート電極と、前記チャネル領域に接続され、かつ前記電荷蓄積領域に近接するように形成された反対導電型のソース領域と、このソース領域と前記チャネル領域を介して接続される反対導電型のドレイン領域とからなるMOS型トランジスタであり、前記ソース領域に前記電荷蓄積領域に蓄積された電荷量に応じた信号電位を生成することが好ましい。

### $[0\ 0\ 1\ 0]$

また、前記電荷蓄積領域の下に反対導電型の領域が形成され、この反対導電型の領域の 厚さは、前記電荷発生領域の下に形成された反対導電型の領域の厚さより薄いことが好ま しい。

#### $[0\ 0\ 1\ 1]$

また、前記複数のピクセルが第1の方向と第2の方向とに二次元的に配列され、前記第1の方向に並ぶ複数のピクセルの前記ソース領域は互いに接続され、前記第2の方向に並ぶ複数のピクセルの前記ゲート電極は互いに接続され、全てのピクセルの前記ドレイン領域は共に接続されていることが好ましい。

#### $[0\ 0\ 1\ 2\ ]$

また、前記各ピクセルの前記ソース領域と前記ドレイン領域とに同時に高電圧を印加するために、外部から前記ソース領域と前記ドレイン領域と電気的に接続することを可能としたスイッチ回路を備え、前記電荷蓄積領域に蓄積された電荷を前記半導体基板に排出する際に、前記ゲート電極をハイインピーダンス状態として、前記ソース領域と前記ドレイン領域に同時に高電圧を印加することによって前記ゲート電極を昇圧することが好ましい

#### $[0\ 0\ 1\ 3]$

本発明のMOS型固体撮像装置の駆動方法は、直前の2つの段落のいずれかに記載のMOS型固体撮像装置の駆動方法であって、前記電荷発生領域の電荷を前記電荷蓄積領域に転送するステップ1と、この電荷蓄積領域に転送された電荷を前記半導体基板に排出するステップ2と、この電荷発生領域に発生する電荷を所定時間蓄積するステップ3と、この電荷発生領域に蓄積された電荷を前記電荷蓄積領域に転送するステップ4と、この電荷蓄積領域に転送された電荷量に応じた信号電位を前記ソース領域に生成するステップ5と、この電荷蓄積領域に蓄積した電荷を前記半導体基板に排出するステップ6と、この電荷蓄積領域の電荷が排出された後の信号電位を前記ソース領域に生成するステップ7とを有し、前記ステップ1~4は全てのピクセルについて同時に行い、前記ステップ5~7は前記第1の方向に並ぶ複数のピクセル毎に順に行うものである。

#### $[0\ 0\ 1\ 4\ ]$

3/

なお、前記ステップ3及び4を、この順に複数回繰り返すことが好ましい。

#### 【発明の効果】

# $[0\ 0\ 1\ 5]$

本発明によれば、ピクセル内の電荷発生領域と電荷蓄積領域との間に電荷転送領域を設 け、この電荷転送領域に発生する電位障壁は、検出部への印加電圧に応じて除去可能であ り、電荷発生領域に蓄積されている電荷を廃棄する際に、この電荷を電荷転送領域を通し て電荷蓄積領域に転送し、半導体基板に排出することで、撮影機能を静止画撮影に限定し て、グローバル電子シャッタの開口前の電荷の廃棄動作を簡単な構成によって実現したM OS型固体撮像装置を提供することができる。

# $[0\ 0\ 1\ 6]$

また、受光部に、電荷発生領域から溢れ出た電荷を排出するための電荷排出領域を電荷 発生領域の近傍に形成することで、ブルーミングの発生を防止することができる。

### 【発明を実施するための最良の形態】

#### [0 0 1 7]

図1及び図2に示すように、ピクセル10には、受光部11と検出部12とが隣接して 配置されている。この受光部11は、光照射に応じて電荷(ホール)を励起するフォトダ イオードである。検出部12はMOS型トランジスタであり、チャネル領域の下にあるホ ールポケット13に転送されたホールが付与するポテンシャルによって変調される閾値電 圧(ソース電圧)によって映像信号を検出する。

#### $[0\ 0\ 1\ 8\ ]$

図2に示すように、基板(半導体基板)14は、高濃度のp型(一導電型)の不純物が 導入された p \* 型シリコンであり、この基板(半導体基板)14上に、この基板14より 不純物濃度が低い p 型シリコンがエピタキシャル成長されてエピタキシャル層 15が形 成されている。基板14上には、受光部11及び検出部12、また、図示しないがそれら を駆動する周辺回路等が形成されている。

# $[0\ 0\ 1\ 9]$

受光部11は、エピタキシャル層15内に埋め込まれたn型(反対導電型)埋込層16 と、その上方に形成されたp型の電荷発生領域17と、この電荷発生領域17の周囲を覆 い、かつn型埋込層16の上端に接するようにエピタキシャル層15の上に形成されたn 型層18と、電荷発生領域17の表層を覆うように形成されたn型不純物領域19とで構 成されている。さらに、その表層には、絶縁膜20が形成されている。このように、受光 部11は、npn構造の埋め込みフォトダイオードを構成している。なお、n型埋込層1 6は、電荷発生領域17に深い空乏層を形成し、表層から深い所で電荷を励起する波長の 長い赤色光に対する感度を高める。

#### [0020]

検出部12は、受光部11に隣接するように設けられており、エピタキシャル層15の 上に形成されたn型層18は、受光部11から検出部12に広がっている。検出部12の n型層18の表層には、受光部11の電荷発生領域17で発生した電荷(ホール)の転送 を受ける p 型ウエル領域 2 1 が形成されており、ホールポケット 1 3 は p 型ウエル領域 2 1内で不純物濃度が最も高い、p<sup>+</sup>型の高濃度領域となっている。p型ウエル領域21と ホールポケット13とが一体となって電荷蓄積領域を構成し、p型ウエル領域21が受け たホールは、その内部のホールポケット13に移動して蓄積される。また、受光部11の 電荷発生領域17とp型ウエル領域21との間には、n型層18の一部が延在したトラン スファ領域(電荷転送領域)18aが形成されている。このトランスファ領域18aに発 生する電位障壁は、検出部12への印加電圧に応じて除去可能であり、この電位障壁の有 無によって、ホールが電荷発生領域17からホールポケット13に転送されたり、この転 送が抑制されたりする。

#### $[0\ 0\ 2\ 1]$

ホールポケット13及びトランスファ領域18aの表層には、 n 型のチャネルドープ層 (チャネル領域) 22が形成されている。さらに、この上方には絶縁膜20を介して外形

が非対称な八角形であって中空のリング状(図1参照)をしたゲート電極23が形成され ている。このリング状のゲート電極23に取り囲まれた、p型ウエル領域21の中央部の 表層には、チャネルドープ層22に接続され、かつホールポケット13に近接するn型の ソース領域24が形成されている。なお、ホールポケット13は、後述するようにp型ウ エル領域21にn型不純物が導入されてソース領域24が形成されるとともに、p型不純 物が再分布してゲート電極23でマスクされた領域の不純物濃度が高くなることによって 形成される。また、チャネルドープ層22は、ゲート電極23がバイアスされている場合 には、電子の充満(いわゆるピンニング状態)によって、絶縁膜20の界面で発生する暗 電流成分(ホール電荷)を抑制する。

# [0022]

ソース領域24の表層にはn゚ 型のコンタクト層24aが形成されており、このコンタ クト層24aにはプラグ25が接続されている。また、ゲート電極23にはプラグ26が 接続されている。

#### [0023]

p型ウエル領域21の下方には、n型層18を介して比較的高い不純物濃度を有するp 型埋込層27が埋め込まれており、p型ウエル領域21下のn型層18の厚さは薄くなっ ている。このp型埋込層27及びn型層18の不純物分布は、ホールポケット13に蓄積 されたホールをp型埋込層27を経由して基板14に掃き出す際に、空乏層がp型埋込層 27内ではなくp型ウエル領域21内に広がって電界が集中するように設定されており、 p型ウエル領域21下のp型埋込層27に広がる空乏層の厚さは薄い。すなわち、低いリ セット電圧でp型ウエル領域21内に急激なポテンシャル変化が生じて、ホールポケット 13に蓄積されたホールを確実に掃き出しリセットすることができる。

# [0024]

受光部11の上記n型不純物領域19は、検出部12の周囲を覆うように延在しており 、チャネルドープ層22に接して検出部12のドレイン領域を形成している。すなわち、 受光部11のフォトダイオードのカソード領域と検出部12のドレイン領域とは一体とな っている。さらに、n型不純物領域19の外側には、これに接するように n+ 型不純物領 域28が形成され、検出部12のドレイン領域は延在している。 n <sup>+</sup> 型不純物領域28の 検出部12に近接する付近の表層には、n<sup>+</sup> 型のコンタクト層28aが形成されプラグ2 9が接続されている。なお、プラグ29を介して検出部12のドレイン領域に電圧が与え られる。また、n<sup>+</sup> 型不純物領域28の受光部11に近接する付近の表層には、p<sup>+</sup> 型不 純物領域(電荷排出領域)30が形成されており、この p \* 型不純物領域30にはプラグ 31が接続されている。

#### $[0\ 0\ 2\ 5]$

図2中の拡大図に示すように、p<sup>+</sup>型不純物領域30は電荷発生領域17から微小な隙 間を持って離間しており、その隙間にはn型層18が延在している。この隙間のn型層1 8は、電荷発生領域17で発生したホールに対する電位障壁(PB)となる。例えば、電 荷発生領域17に局所的に強い光照射が行われた場合に、電荷発生領域17から溢れたホ ールはこの電位障壁を越え、p<sup>+</sup> 型不純物領域30を介してプラグ31から外部に排出さ れる。このプラグ31が接続されたp<sup>+</sup> 型不純物領域30は、ホールに対するラテラルオ ーバーフロードレイン(LOD)と称され、隣接するピクセル10へホールが溢れ出す、 いわゆるブルーミングの発生を防止する。

#### [0026]

また、ピクセル10は、受光部11の上方に形成された受光窓32a以外の領域がメタ ル層(遮光膜)32により覆われて遮光されている。

#### [0027]

図3において、以上のように構成されたピクセル10は、それぞれの n<sup>+</sup> 型不純物領域 28が互いに連結されるようにして2次元状に複数配列されて受光領域を構成している。 検出部12のソース領域24に接続されたプラグ25は、複数の垂直出力線33によって 連結され、1つの列(第1の方向)に並んだプラグ25は同一の1つの垂直出力線33に

連結されている。また、検出部12のゲート電極23に接続されたプラグ26は、複数の 垂直走査信号供給線34によって連結され、1つの行(第2の方向)に並んだプラグ26 は同一の1つ垂直走査信号供給線34に連結されている。垂直出力線33と垂直走査信号 供給線34とはそれぞれ異なるメタル層によって形成されている。なお、図3においては 煩雑化を防ぐために図示しないが、各検出部12のドレイン領域に接続されたプラグ29 は、行方向又は列方向に配線されたドレイン電圧供給線35によって連結されている。ま た、各受光部11のラテラルオーバーフロードレイン領域に電気的に接触したプラグ31 は、全て共通の配線により接続されている。

#### [0028]

図4において、上記の様に配列された複数のピクセル10に、V走査(垂直走査)回路 40、ドレイン電圧駆動回路41、ソース電圧の昇圧回路42、光検出信号を出力する信 号出力回路43、H走査(水平走査)回路44、検出部12のソース領域とドレイン領域 とを外部から電気的に接続したり切り離したりするスイッチ回路45等が接続されること により、MOS型固体撮像装置が構成される。なお、同図において、簡単化のためにピク セル10は行方向と列方向にそれぞれ2個ずつのみ示している。また、各受光部11のラ テラルオーバーフロードレイン領域を連結した配線は省略している。また、スイッチ回路 45は、例えば「米国特許第5335015号明細書(第2図)」に示される回路を用い て構成することができる。

# [0029]

V走査回路40には、上記の垂直走査信号供給線34が接続されており、各検出部12 のゲート電極23に垂直走査信号を供給する。ドレイン電圧駆動回路41には、上記のド レイン電圧供給線35が接続されており、各検出部12のドレイン領域に共通のドレイン 電圧を供給する。昇圧回路42からは、昇圧電圧出力線36が列毎に一本ずつ出力されて おり、昇圧電圧出力線36は列毎に対応する垂直出力線33に連結されている。また、ス イッチ回路45は、各ピクセル10に対応するドレイン電圧供給線35と昇圧電圧出力線 36とを導通/非導通に切り換える。昇圧回路42が昇圧電圧出力線36を介して各ピク セル10のソース領域24に高電圧を適宜供給するとともに、このとき、スイッチ回路4 5がドレイン電圧供給線35と昇圧電圧出力線36とを接続して導通状態にして、検出部 12のソース領域とドレイン領域を外部から電気的に接続することで、ソース領域とドレ イン領域とに同時に共通の高電圧を印加することができる。

# [0030]

信号出力回路43には、垂直出力線33が接続されている。この信号出力回路43は、 図示しない第1及び第2のラインメモリと雑音除去回路とによって構成されている。第1 及び第2のラインメモリは1つの垂直出力線33毎に1組ずつ設けられている。第1のラ インメモリは、ホールポケット13に蓄積されたホールによって変調された電位とホール 蓄積前のセル固有の基準電位とを含んだソース領域24の電位(VoutS)を記憶する ためのものであり、第2のラインメモリは、上記セル固有の基準電位のみによるソース領 域24の電位(VoutN)を記憶するためのものである。雑音除去回路は、第1及び第 2のラインメモリに記憶された電圧の差 (Vout=VoutS-VoutN)を求め、 受光部11から転送されてホールポケット13に蓄積されたホールによって変調された電 位のみによる光検出信号(Vout)を出力する差分回路として機能するものである。

### [0031]

H走査回路44は、信号出力回路43に沿って配置されており、列毎に1つずつ水平走 査信号供給線37が出ている。この水平走査信号供給線37は、信号出力回路43内の第 1及び第2のラインメモリを選択するスイッチ(不図示)に接続されている。H走査回路 4 4 は、列毎に設けられた第 1 及び第 2 のラインメモリを走査する水平走査信号(HSC AN)を水平走査信号供給線37に与える。また、信号出力回路43には、一端に光検出 信号(Vout)の出力端子46が形成された水平出力線47が接続されている。

#### $[0\ 0\ 3\ 2]$

図5~15は、上記の様に構成されたMOS型固体撮像装置の動作を説明するための図

である。ピクセル10は、図3及び図4で示したように2次元的に配列されており、そのうちの、各ゲート電極25が垂直走査信号供給線34により接続された複数のピクセル10が並ぶ行方向のラインを水平ラインと称する。この水平ラインは、V走査回路40によって走査され選択される。

#### [0033]

図5はMOS型固体撮像装置の動作を模式的に示すものであって、同図に示すように、MOS型固体撮像装置の撮影動作が開始すると、まず、全ての水平ラインが選択される(S1)。各受光部11の電荷発生領域17で発生し、これに蓄積された電荷(ホール)をホールポケット(HPK)13に転送する(S2)。このとき、図6に示すように、全てのピクセル10について共通に、ゲート電圧Vg=0.0V、ドレイン電圧Vd=6.0V、ソース電圧Vs=1.2Vが印加され、図10のB-B線(p<sup>+</sup>型不純物領域(LOD)30→n型層(PB)18→電荷発生領域(VSPD)17→トランスファ領域(TG)18a→ホールポケット(HPK)13→n型層(VSNW)18→基板(Psub)14の経路)に沿うホールに対するポテンシャルは、図11に示す実線のようになり、トランスファ領域18aのポテンシャルが電荷発生領域17より低下して、電荷発生領域17のホールはポテンシャルの最も低いホールポケット13に転送される。この転送動作は、全てのピクセル10について同時に行われる。

#### [0034]

電荷発生領域17のホールが全てホールポケット13に転送された後、これらのホールを基板14へ排出する(S3)。このとき、図6に示すように、全てのピクセル10について共通に、ゲート電圧Vg=8.0V、ドレイン電圧Vd=6.0V、ソース電圧Vs=6.0Vが印加される。ここで、ゲート電圧Vgをこのような高電圧とするために、例えば一旦ゲート電圧Vgを2.0Vとした後ハイインピーダンス状態を保ち、図4に示したスイッチ回路45によって各ピクセル10のソース領域とドレイン領域とを外部から接続したうえで、昇圧回路42によって6.0Vをソース領域とドレイン領域とに与えられる。これにより、ゲート電極のゲート電圧Vgは8.0Vにまで昇圧される。このような電圧印加により、図10のB-B線に沿うホールに対するポテンシャルは、図11に示す破線のように、トランスファ領域18aのポテンシャルが上昇するとともに、ホールポケット13とn型層18とのポテンシャルの差がほぼなくなり、ホールポケット13のホールはポテンシャルの低い基板14に排出(廃棄)される。この排出動作は、全てのピクセル10について同時に行われる。

#### [0035]

上記ステップS2及びステップS3は、露光前に電荷発生領域17に蓄積されたホールを廃棄するための動作である。上記のようにして、電荷発生領域17のホールを全て基板14に廃棄した後、受光部11への露光を開始し(S4)、光照射によって発生するホールを電荷発生領域17に蓄積する(S5)する。ここで、露光開始とは、機械的なシャッタによる制御ではなく、電荷発生領域17に蓄積されているホールを全て廃棄した後、光照射によるホールの発生及び蓄積を開始することを指している。このとき、図7に示すように、全てのピクセル10について共通に、ゲート電圧Vg=3.3V、ドレイン電圧Vd=1.2V、ソース電圧Vs=1.2Vが印加され、図10のB-B線に沿うホールに対するポテンシャルは、図12に示す実線のように、トランスファ領域18aのポテンシャルが上昇して電荷発生領域17とホールポケット13との間の電位障壁となり、発生したホールを電荷発生領域17内に閉じ込め、蓄積させる。この蓄積動作は、全てのピクセル10について同時に行われる。

#### [0036]

この蓄積動作が所定時間経過すると、続いて電荷発生領域 17 に蓄積されたホールをホールポケット 13 に転送する転送動作が行われる(S6)。この転送動作は、全てのピクセル 10 について同時に行われ、図 7 に示す印加電圧条件や図 12 の破線で示すポテンシャルは、上記転送動作(S2)と同じであり、詳細な説明は省略する。この転送動作が終了すると、所定の露光時間が経過したかどうかが判定され(S7)、所定の露光時間が経

過していない場合には再び蓄積動作(S5)へ戻る。この露光時間は、通常のカメラにおけるシャッタが開いている時間(シャッタ速度)に相当し、所定の露光時間が経過するまで蓄積動作(S5)と転送動作(S6)とが繰り返される。

# [0037]

ここで、電荷発生領域17に発生したホールを蓄積動作(S5)と転送動作(S6)と繰り返すようにして転送するようにした理由は、近年のピクセル10の微細化によって電荷発生領域17の電荷容量がホールポケット13の電荷容量に比べて小さくなっており、この容量比に合わせて蓄積期間を分割して転送を行うようにするためである。これらの期間は適宜、適切な時間に設定される。また、転送動作中にはゲート電圧が0.0Vに設定されて前述のチャネルドープ層22のピンニング状態が解除されるので、上記のように蓄積動作と転送動作とに分けてホールを転送することで、実質的に転送動作の期間を短縮して暗電流成分の発生を低減することができるといった効果もある。

#### [0038]

所定の露光時間が経過すると、まず、V走査回路 4 0 が第 1 番目の水平ラインを選択する(S 8)。そして、この選択された水平ライン(選択水平ライン)において、ホールポケット 1 3 に蓄積されたホールによって変調された電位とセル固有の基準電位とを含んだソース電位(V o u t S)が生成され、信号出力回路 4 3 の第 1 のラインメモリへ読み出される(S 9)。このとき、図 8 に示すように、選択水平ラインに含まれるピクセル 1 0 にはゲート電圧 V g 1 = 3.3 V が印加され、その他の非選択の水平ライン(非選択水平ライン)に含まれるピクセル 1 0 はゲート電圧 V g 2 = 0.0 V とされる。また、ドレイン電圧 V d については共通に 3.3 V が印加される。図 1 0 の B - B 線に沿うホールに対するポテンシャルは、選択水平ラインについては図 1 3 に示す 破線で示されている。選択水平ライン及び非選択水平ラインについては図 1 3 に示す 破線で示されている。選択水平ライン及び非選択水平ラインのいずれにおいてもホールポケット 1 3 のポテンシャルは隣接する周囲のポテンシャルより低く、かつトランスファ領域 1 8 a により電荷発生領域 1 7 との間に電位障壁が形成されているので、上記ステップ S 6 でホールポケット 1 3 に転送されたホールは他の領域へ流出することはない。

# [0039]

なお、このソース電位(VoutS)の読み出し動作中においても電荷発生領域 17では光照射によってホールが発生され続けている。 n型層 18によって形成された電位障壁 (PB) はトランスファ領域 18aによる電位障壁より低く形成されているので、電荷発生領域 17の容量を越えて溢れ出たホールはこの電位障壁 (PB) を介して  $p^+$  型不純物領域 30のラテラルオーバーフロードレイン(LOD)から表面側に排出される。これにより、電荷発生領域 17 から溢れたホールがホールポケット 13 や隣接するピクセル 10 に流入することを防ぐ。

#### [0040]

ソース電位(VoutS)の読み出しが終わると、選択水平ラインではホールポケット 13に蓄積されたホールは全て基板 14 に排出される(S10)。このとき、選択水平ラインの各ピクセル 10 に印加される電圧は、図8 に示すように、上記ステップ S3 における排出動作時と同じであってゲート電圧 Vg1=8.0 V とされるが、その他の非選択水平ラインの各ピクセル 10 は、ゲート電圧 Vg2=2.0 V とされる。図 10 の 10 の 10 と 選択水平ラインについては図 14 に示す実線、非選択水平ラインについては図 14 に示す破線で示されている。選択水平ラインではホールポケット 13 からホールが排出されるが、非選択水平ラインではホールポケット 13 のホールは排出されることはない。この排出動作時においても、電荷発生領域 17 では光照射によってホールが発生され、溢れ出たホールはラテラルオーバーフロードレイン(10 D)から表面側に排出される。

#### $[0\ 0\ 4\ 1]$

この選択水平ラインにおけるホールポケット13の排出動作が終わると、選択水平ラインにおいてソース電位 (Vout N) が生成され、信号出力回路43の第2のラインメモ

リへ読み出される(S11)。このソース電位(VoutN)にはセル固有の基準電位の みが含まれる。各ピクセル10への印加電圧は、図8に示すように、上記ステップS9と 同じであり、図10のB-B線に沿うホールに対するポテンシャルは、図15のようにな る。なお、ステップS9~S11は、水平ブランキング期間内に行われる。

#### [0042]

選択水平ラインにおける水平ブランキング期間が終了すると、H走査回路44によって 信号出力回路43内に列毎に設けられた第1及び第2のラインメモリが走査され、水平ブ ランキング期間に入力された2つのソース電位の差(Vout=VoutS-VoutN )が雑音除去回路によって演算される(S12)。この電位差(Vout)は光検出信号 として列毎に順次、出力端子46から出力される。図9に示すように、パルス状の水平走 査信号(HSCAN)によって光検出信号(Vout)が順次出力される。このとき、各 ピクセル10には、上記ステップS5の蓄積動作と同じ電圧が印加されており、非選択水 平ラインのホールポケット13のホールは移動しない。

#### [0043]

第1番目の水平ラインについてステップS9~S12が行われると、続いて第2番目の 水平ラインに移り、同様に、最終の水平ラインまでステップS9~S12が繰り返される 。水平ラインが最終の水平ラインと判定されると(S13)、MOS型固体撮像装置の撮 影動作が終了し、全ピクセル10の光検出信号(Vout)からなる静止画像信号が得ら れる。なお、この後ステップS1へ戻るようにすることで、連続的に撮影動作を行うこと もできる。

# [0044]

ここで、図5に示した各ステップS1~S13におけるゲート電圧Vg、ドレイン電圧 Vd、及びソース電圧Vsと図4に示したスイッチ回路45の動作について若干の説明を 加える。図6~図9の記載のように、排出(S3)、蓄積(S5)、排出(S10)、及 び水平走査(S12)の各ステップにおいて、ドレイン電圧Vdとソース電圧Vsとは同 電位である。これに対し、転送(S2,S6)及び読み出し(S9,S11)の各ステッ プにおいて、ドレイン電圧Vdとソース電圧Vsとは異なる電位である。

# [0045]

スイッチ回路45は、これらの各ステップ間において効率的な電荷転送のために微小な 動作開始タイミング調整を伴いつつも、前者(S3, S5, S10, S12の各ステップ )においてはドレイン電圧供給線35及び垂直出力線33を短絡し、後者(S2, S6, S9,S11の各ステップ)においてはこれらを開放する動作を行う。換言すれば、スイ ッチ回路45は、転送(S2,S6)及び読み出し(S9,S11)の各ステップを除く 期間中、ドレイン電圧供給線35及び垂直出力線33を短絡する動作を行う。

#### $[0\ 0\ 4\ 6]$

以上の動作のように、このMOS型固体撮像装置は、全てのピクセル10(受光面全面 )を同時に露光するとともに、その露光時間(シャッタ速度)を制御することのできるグ ローバル電子シャッタを実現する。

#### [0047]

次に、図16~図21は、順にピクセル10の製造工程を示す。まず、図16(A)に 示すように、p<sup>+</sup> 型シリコンからなる基板14上に、この基板14の不純物濃度より低い  $p^-$  型のシリコンをエピタキシャル成長し、不純物濃度約 $1 \times 10^{15} \text{ cm}^{-3}$ の $p^-$  型エピ タキシャル層 15を形成する。そして、p<sup>-</sup>型エピタキシャル層 15の表面を熱酸化して 表層に絶縁膜50が形成される。

#### [0048]

図16 (B) に示すように、絶縁膜50の上にピクセル形成領域を覆うようにレジスト マスク51を形成し、n型不純物(Phosphorus+ ;以下、Ph+ という)をイ オン注入する。これにより、レジストマスク51に覆われていない領域のp<sup>-</sup>型エピタキ シャル層15の表層に比較的高濃度の n \* 型不純物領域28が形成される。

# [0049]

レジストマスク51を除去した後、図17 (A) に示すように、受光部11の形成領域にほぼ対応した開口部52aを有するレジストマスク52を形成し、この開口部52aを通してn型不純物 ( $Ph^+$ ) を深くイオン注入する。これにより、 $p^-$ 型エピタキシャル層15低部の深い位置にピーク不純物濃度約 $1\times10^{17}$  c  $m^{-3}$  on 型埋込層 16 が形成される。また、同じ開口部52aを通してp型不純物 ( $Boron^+$ ;以下、 $B^+$ という)を浅くイオン注入することにより、 $p^-$ 型エピタキシャル層15の表層にピーク不純物濃度約 $6\times10^{16}$  c  $m^{-3}$  op 型ウエル層53が形成される。なお、このとき、p型ウエル層53と $n^+$ 型不純物領域28との間に微小な隙間が生じる。

#### [0050]

レジストマスク52を除去した後、図17 (B) に示すように、全面に n 型不純物 (P h  $^+$  ) をイオン注入することにより、 $p^-$  型エピタキシャル層15の表層の全領域にわたって、その下端が n 型埋込層16に達するピーク不純物濃度約 $3 \times 10^{16}$  c  $m^{-3}$  の n 型層 18 が形成される。さらに、全面に n 型不純物 (Arsenic  $^+$  ;以下、As $^+$  という) を浅くイオン注入することにより、p 型ウエル層53及び n 型ウエル層18の表層の極浅い位置に不純物濃度約 $2 \times 10^{17}$  c  $m^{-3}$  の n 型ドープ層 54 が形成される。

#### $[0\ 0\ 5\ 1\ ]$

図18(A)に示すように、検出部12の形成領域にほぼ対応した開口部55aを有するレジストマスク55を形成し、この開口部55aを通してp型不純物(B<sup>+</sup>)を深くイオン注入する。これにより、p<sup>-</sup>型エピタキシャル層15に接続される深い位置にピーク不純物濃度約 $5\times10^{16}$ cm<sup>-3</sup>のp型埋込層27が形成される。また、同じ開口55aを通してp型不純物(B<sup>+</sup>)をイオン注入することにより、n型層18の表層にピーク不純物濃度約 $6\times10^{16}$ cm<sup>-3</sup>のp型ウエル領域21が形成される。なお、このとき、p型埋込層27とp型ウエル領域21との間にはn型層18の一部が残され、この部分は他の部分より厚さが薄くなる。また、このとき、p型ウエル領域21とp型ウエル層53との間にn型層18の一部が残り、前述したトランスファ領域18aが形成される。

# $[0\ 0\ 5\ 2]$

レジストマスク55及び絶縁膜50を除去した後、図18(B)に示すように、その表面を熱酸化して新たに絶縁膜20が形成される。そして、この絶縁膜20の上に例えばポリシリコンとタングステンシリサイドとを積層して、導電膜56が形成される。

#### [0053]

図19 (A) に示すように、導電膜56をエッチングによってパターニングして、検出部12のゲート電極23が形成される。このゲート電極23は、p型ウエル領域21の上方にリング状に形成され、その一部はトランスファ領域18aの上方を覆う。

#### [0054]

図19 (B) に示すように、ゲート電極23をマスクとして表層に薄く n 型不純物(A  $s^+$ )をイオン注入することで、不純物濃度約 $6\times10^{17}$  c  $m^{-3}$ のソース領域24及び n 型不純物領域19が形成される。このn 型不純物のイオン注入により、p 型ウエル領域21内の不純物分布が変化し、ゲート電極23下付近の濃度が高くなり、他の領域の濃度は低下する。なお、このとき、厚さの薄いn 型ドープ層54はゲート電極23下のみとなり、この部分がチャネルドープ層22となる。これにより、チャネルドープ層22下のp 型ウエル領域21には、ホールポケット13となる高濃度領域の一部がゲート電極23及びソース領域24に対してセルフアラインして形成される。また、このとき、p 型ウエル層53は、その表層に形成されたn 型不純物領域19とその下のn 型層18とによってn p n 型のフォトダイオードを形成し、p 型ウエル層53はフォトダイオードのアノード領域(電荷発生領域17)となる。

### [0055]

図20 (A) に示すように、受光部11の近傍に位置する $n^+$ 型不純物領域28の上方に開口部56aを設けたレジストマスク56を形成し、この開口部56aを通して高濃度のp型不純物 ( $B^+$ ) を浅くイオン注入する。これにより、受光部11近傍の $n^+$ 型不純物領域28の表層に前述のラテラルオーバーフロードレインとなる $p^+$ 型不純物領域30

が形成される。なお、このとき、 $p^+$ 型不純物領域 30 と電荷発生領域 17 とは接続されず、それらの間にn型層 18 が介在する。

# [0056]

レジストマスク 5 6 を除去した後、C V D (Chemical Vapor Deposition) 法等によって 絶縁膜を形成し、その後、異方性エッチングを行うことで、ゲート電極 2 3 の各側面にサイドウオールが形成される。そして、図 2 0 (B) に示すように、ソース領域 2 4 及びゲート電極 2 3 の一部分を露呈させる開口 5 8 a と、 $n^+$  型不純物領域 2 8 の上方に位置する開口部 5 8 b とを有するレジストマスク 5 8 を形成し、この開口部 5 8 a , 5 8 b を通して高濃度の n 型不純物 (P  $h^+$ ) を浅くイオン注入する。これにより、ソース領域 2 4 の表層に  $n^+$  型のコンタクト層 2 4 a が形成され、また、ドレイン領域となる  $n^+$  型不純物領域 2 8 の表層に  $n^+$  型のコンタクト層 2 8 a が形成される。

### [0057]

レジストマスク58を除去した後、図21に示すように、全面を覆うように絶縁層59~62をそれぞれ順に積層して形成するとともに、コンタクト層24a,28a,ゲート電極13、及び $p^+$ 型不純物領域30を各配線層に接続するためのプラグ25,26,29,31を形成する。また、絶縁層61の上には、受光部11の領域に受光窓32aが設けられたメタル層からなる遮光膜32を形成する。このようにして、ピクセル10は完成する。

## [0058]

なお、本発明の範囲は、上記実施形態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記実施の形態の変更はこの発明の範囲に含まれる。また、上記実施形態で示したピクセル10の製造方法の工程順序は、代表的な一例に過ぎず、工程順序を適宜変更することができる。

# [0059]

上記実施形態では、ドレイン領域となる $n^+$ 型不純物領域28を全てのピクセル10で共有するように接続したが、これに限られず、 $n^+$ 型不純物領域28を1つの水平ライン毎に $p^+$ 型の分離帯を形成することによって分離し、ドレイン領域を1つの水平ライン毎に分離するようにしてもよい。この場合、図5に示したステップS3又はS10の排出動作時には、ゲート電極23の他、ドレイン領域もハイインピーダンス状態としてソース領域24からの電圧印加によって昇圧すればよい。

#### [0060]

また、上記実施形態では、ホールポケット13がゲート電極23及びソース領域24に対してセルフアラインするように形成したが、これに限らず、ホールポケット13の形成領域に対応した開口を有するレジストマスクを用いて高濃度のp型不純物のイオン注入を行うことで、ホールポケット13を形成するようにしてもよい。

# [0061]

また、上記実施形態では、プラグ25,29をドレイン領域及びソース領域24に電気的に接続するためにコンタクト層24a,28aを設けたが、プラグ25,29とドレイン領域及びソース領域24との間で容易に導通が取れるのであればコンタクト層24a,28aは設けなくてもよい。

# [0062]

さらに、本実施形態では、p型の基板14を用いてMOS型固体撮像装置を構成したが、これに限られず、基板14をn型としてもよい。この場合、受光部11で発生して検出部12に転送される電荷は電子となり、上記実施の形態と同様な効果を得るためには、上記実施形態で示した各領域の導電型をすべて反対(p型をn型、n型をp型)にすればよい。

# 【図面の簡単な説明】

#### [0063]


- 【図1】ピクセルを示す平面図である。
- 【図2】図1のA-A線に沿うピクセルの断面図である。

- 【図3】ピクセルの配列状態を示す平面図である。
- 【図4】MOS型固体撮像装置の回路構成を示す図である。
- 【図5】MOS型固体撮像装置の撮影動作を説明するフローチャートである。
- 【図6】撮影動作時の印加電圧を示すタイミングチャート(その1)である。
- 【図7】撮影動作時の印加電圧を示すタイミングチャート(その2)である。
- 【図8】撮影動作時の印加電圧を示すタイミングチャート(その3)である。
- 【図9】撮影動作時の印加電圧を示すタイミングチャート(その4)である。
- 【図10】撮影動作時のホールの移動経路を示すピクセルの断面図である。
- 【図11】撮影動作時のホールに対するポテンシャル図(その1)である。
- 【図12】撮影動作時のホールに対するポテンシャル図(その2)である。
- 【図13】撮影動作時のホールに対するポテンシャル図(その3)である。
- 【図14】撮影動作時のホールに対するポテンシャル図(その4)である。
- 【図15】撮影動作時のホールに対するポテンシャル図(その5)である。
- 【図16】ピクセルの製造工程を示す断面図(その1)である。
- 【図17】ピクセルの製造工程を示す断面図(その2)である。
- 【図18】ピクセルの製造工程を示す断面図(その3)である。
- 【図19】ピクセルの製造工程を示す断面図(その4)である。
- 【図20】ピクセルの製造工程を示す断面図(その5)である。
- 【図21】ピクセルの製造工程を示す断面図(その6)である。


#### 【符号の説明】

- [0064]
- 10 ピクセル
- 11 受光部
- 12 検出部
- 13 ホールポケット (電荷蓄積領域)
- 14 基板(半導体基板)
- 16 n型埋込層 (反対導電型の領域)
- 17 電荷発生領域
- 18 n型層(反対導電型の領域)
- 18a トランスファ領域(電荷転送領域)
- 19 n型不純物領域(反対導電型の領域、ドレイン領域)
- 20 絶縁膜
- 21 p型ウエル領域(電荷蓄積領域)
- 22 チャネルドープ層 (チャネル領域)
- 23 ゲート電極
- 24 ソース領域
- 27 p型埋込層
- 28 n + 型不純物領域 (ドレイン領域)
- 30 p<sup>+</sup>型不純物領域(電荷排出領域)
- 40 垂直走査回路
- 41 ドレイン電圧駆動回路
- 42 昇圧回路
- 43 信号出力回路
- 4 4 水平走査回路
- 45 スイッチ回路


【書類名】図面 【図1】




【図2】




【図3】



【図4】





【図6】

;	転送 (S2)	排出 (S3)
ゲート(Vg) 	0.0V	8.0V
ドレイン(Vd)	6.0V	6.0V
ソース(Vs) 	1.2V	6.0V
HSCAN	0.0V	0.0V
Vout	0.0V	0.0V


【図7】

:	蓄積 (S5)	転送 (S6)
ゲート(Vg)	3.3V	0.0V
ドレイン(Vd)	1.2V	6.0V
ソース(Vs)	1.2V	1.2V
HSCAN	0.0V	0.0V
Vout	0.0V	0.0V


【図8】

	水平ブランキング期間			
	読み出し(S9)	排出 (S10)	読み出し(S11)	
選択 ゲート(Vg1)	3.3V	8.0V	3.3V	
非選択 ゲート(Vg2) 	0.0V	2.0V	0.0V	
ドレイン(Vd)	3.3V	6.0V	3.3V	
ソース(Vs)	VoutS	6.0V	VoutN	
HSCAN	0.0V	0.0V	0.0V	
Vout	0.0V	0.0V	0.0V	


【図9】




【図10】




【図11】




【図12】




【図13】



【図14】





【図15】



【図16】


(A)






【図17】






(B)




【図18】






(B)




【図19】

# (A)





# (B)




# 【図20】

(A)





【図21】



【書類名】要約書

【要約】

【課題】 グローバル電子シャッタ機能を簡単な構成によって実現する。

【解決手段】 MOS型固体撮像装置は、基板14上に形成された受光部11と検出部12とからなる複数のピクセルを備える。受光部11は、光照射を受けてホールを発生し蓄積する電荷発生領域17を備える。検出部12は、電荷発生領域17から転送されたホールを蓄積するホールポケット13を有するウエル領域21を備え、ホールポケット13に蓄積された電荷量に応じた信号電位をソース領域24に生成する。トランスファ領域18 aは、電荷発生領域17とウエル領域21との間に設けられ、この領域に発生する電位障壁は、検出部12への印加電圧に応じて除去可能である。MOS型固体撮像装置は、電荷発生領域17に蓄積されているホールを廃棄する際に、このホールをトランスファ領域18 aを通してホールポケット13に転送し、基板14に排出する。

【選択図】 図2

# 特願2003-397924

# 出願人履歴情報

識別番号

[593102345]

1. 変更年月日

1993年 4月30日

[変更理由]

新規登録

住 所

神奈川県横浜市港北区新横浜2丁目15番地10号

氏 名 イノテック株式会社

2. 変更年月日

1999年 1月21日

[変更理由]

住所変更

住 所

神奈川県横浜市港北区新横浜3-17-6

氏 名

イノテック株式会社